发表于:2012/9/21 17:52:56
#0楼
求助:用Verilog HDL编写一个占空比为5:1的6分频程序
欢迎关注交流
新浪微博:weibo.com/haohzl
腾讯微博:t.qq.com/Hhzl822
新浪微博:weibo.com/haohzl
腾讯微博:t.qq.com/Hhzl822