发表于：2005/5/2 12:29:00
#0楼
关于时序逻辑问题设计的新方法及应用
――元件状态“与”“或”表示法
在word的rar文件中
时序逻辑是给出了几个执行元件动作的启动和复位的时间顺序，它没有确定的输入信号的个数，它只包含一个起动信号接入，有时有一个结束信号，或者没有停止信号，如没有结束信号，则有结束条件。并且它也可能是一个顺序往复多次运行，直到停止信号发出。它不同于非时序逻辑。非时序逻辑有确定的几个输入输出信号，输入和输出间是一种组合关系，在求解时序逻辑和非时序逻辑过程中，非时序逻辑以求一个输出信号的逻辑式,而时序逻辑则要求解起动信号O（OPEN），停止信号S（STOP）与各输出执行元件的两种状态之间的逻辑关系，这些逻辑关系表达式将会是一组式子。它的右端不必然包含起动信号，启动信号是通过第一个执行元件来执行时表示它的启动作用，其后各项是通过各信号间的关系来表达。
现对时序逻辑的已有方法进行分析：a，X-D状态图（信号-动作状态图），b，卡诺图。其中，X-D状态图，要先绘出动作线-信号线图，分别确定后，再确定障碍信号，用一定的方法消除障碍信号，得出逻辑式。卡诺图要绘制方格，标志各动作组合值，再用“与”式相“或”，写出“与-或”式再进一步化简。这两种方法都需要大量的间接方法，画图来进一步确定逻辑式，十分繁杂。
针对时序逻辑的特点，它的各逻辑表达式与各元件的状态有时间因果关系。那么，一个元件的动作的执行可视为其它各元件的执行状态的“与”组合，更进一步，这个与式即是各元件的逻辑原理式。其解法举例如下：
――元件状态“与”“或”表示法
在word的rar文件中
时序逻辑是给出了几个执行元件动作的启动和复位的时间顺序，它没有确定的输入信号的个数，它只包含一个起动信号接入，有时有一个结束信号，或者没有停止信号，如没有结束信号，则有结束条件。并且它也可能是一个顺序往复多次运行，直到停止信号发出。它不同于非时序逻辑。非时序逻辑有确定的几个输入输出信号，输入和输出间是一种组合关系，在求解时序逻辑和非时序逻辑过程中，非时序逻辑以求一个输出信号的逻辑式,而时序逻辑则要求解起动信号O（OPEN），停止信号S（STOP）与各输出执行元件的两种状态之间的逻辑关系，这些逻辑关系表达式将会是一组式子。它的右端不必然包含起动信号，启动信号是通过第一个执行元件来执行时表示它的启动作用，其后各项是通过各信号间的关系来表达。
现对时序逻辑的已有方法进行分析：a，X-D状态图（信号-动作状态图），b，卡诺图。其中，X-D状态图，要先绘出动作线-信号线图，分别确定后，再确定障碍信号，用一定的方法消除障碍信号，得出逻辑式。卡诺图要绘制方格，标志各动作组合值，再用“与”式相“或”，写出“与-或”式再进一步化简。这两种方法都需要大量的间接方法，画图来进一步确定逻辑式，十分繁杂。
针对时序逻辑的特点，它的各逻辑表达式与各元件的状态有时间因果关系。那么，一个元件的动作的执行可视为其它各元件的执行状态的“与”组合，更进一步，这个与式即是各元件的逻辑原理式。其解法举例如下：