发表于：2011/9/28 17:26:31
#0楼
PDP电源在驱动电路中有哪些特点？在PDP的总功耗中，并非只有气体放电功耗，因为在PDP的驱动电路中，需要大功率、高频开关电路来为PDP提供气体放电所需要的各种高压脉冲，虽然PDP显示屏的寄生电容并不消耗能量，但是它们的充电与放电将导致在电路的电阻及电极引线电阻中的能量耗损。
PDP驱动电路的电压幅值为负几十伏到正几百伏左右，工作频率100～233kHz，驱动电路的设计选型对PDP整机系统的画面质量、工作效率等尤为重要。
在PDP的驱动电路中，寻址驱动电路的频率最高，因此，除了在寻址驱动电路中使用能量恢复技术之外，降低寻址驱动电路的脉冲电压也可以显著降低寻址功耗。降低寻址电压脉冲可采用以下几种方法：
(1) AwD方法——即“寻址的同时显示”。寻址、维持、擦除脉冲组合在一起施加，可降低寻址电压，从而降低无用功耗。同时，由于维持时间占据了一个子场的大部分时间，故维持脉冲的频率可以降低。
(2) 擦除寻址方法——即初始化后即进入维持发光阶段，待灰度等级到达要求后，通过擦除寻址使这些单元熄灭。因此，每场中单个像素的寻址只有一次。而且，可以用较低的擦除电压和电流，有效地降低寻址功耗。
(3) 改变脉冲电路的工作方式——即使开关元件尽量工作在开关管电压或电流接近零时开通或关断（ZVS或ZCS）状态，可降低器件本身的开关损耗。
在大尺寸的PDP显示屏中，行、列驱动IC的耗用量很多。其功耗大致分为三部分：逻辑部分、电平移位寄存器和高压驱动部分。正常情况下，逻辑部分功耗在20mW以下，电平移位寄存器部分在200mW以下，因屏电容部分的充放电而产生的高压驱动电路的无效功耗主要来自于回路中的寄生负载——电阻分量的损耗。这种电阻分量的存在是不可避免的，但对于电容充放电的电能，驱动IC可以通过内置能量回收电路的方式设法回收一部分。
为了满足高压器件工作性能的需求，降低高压驱动部分的无用功耗，PDP驱动IC在设计和工艺上需采取比普通的集成电路更为严格的控制措施:
(1) 采用SOI工艺结构，与常规功率模块相比能量损耗可大大降低
(2) 采用介质隔离，使驱动IC内部的输出嵌位二极管可避免串扰现象
(3) 对于内部元器件结构和布局等给予特殊地处理，利用内部控制可消除高压开关时的穿透电流。
本文来自 http://www.glspower.org/c1272.html
PDP驱动电路的电压幅值为负几十伏到正几百伏左右，工作频率100～233kHz，驱动电路的设计选型对PDP整机系统的画面质量、工作效率等尤为重要。
在PDP的驱动电路中，寻址驱动电路的频率最高，因此，除了在寻址驱动电路中使用能量恢复技术之外，降低寻址驱动电路的脉冲电压也可以显著降低寻址功耗。降低寻址电压脉冲可采用以下几种方法：
(1) AwD方法——即“寻址的同时显示”。寻址、维持、擦除脉冲组合在一起施加，可降低寻址电压，从而降低无用功耗。同时，由于维持时间占据了一个子场的大部分时间，故维持脉冲的频率可以降低。
(2) 擦除寻址方法——即初始化后即进入维持发光阶段，待灰度等级到达要求后，通过擦除寻址使这些单元熄灭。因此，每场中单个像素的寻址只有一次。而且，可以用较低的擦除电压和电流，有效地降低寻址功耗。
(3) 改变脉冲电路的工作方式——即使开关元件尽量工作在开关管电压或电流接近零时开通或关断（ZVS或ZCS）状态，可降低器件本身的开关损耗。
在大尺寸的PDP显示屏中，行、列驱动IC的耗用量很多。其功耗大致分为三部分：逻辑部分、电平移位寄存器和高压驱动部分。正常情况下，逻辑部分功耗在20mW以下，电平移位寄存器部分在200mW以下，因屏电容部分的充放电而产生的高压驱动电路的无效功耗主要来自于回路中的寄生负载——电阻分量的损耗。这种电阻分量的存在是不可避免的，但对于电容充放电的电能，驱动IC可以通过内置能量回收电路的方式设法回收一部分。
为了满足高压器件工作性能的需求，降低高压驱动部分的无用功耗，PDP驱动IC在设计和工艺上需采取比普通的集成电路更为严格的控制措施:
(1) 采用SOI工艺结构，与常规功率模块相比能量损耗可大大降低
(2) 采用介质隔离，使驱动IC内部的输出嵌位二极管可避免串扰现象
(3) 对于内部元器件结构和布局等给予特殊地处理，利用内部控制可消除高压开关时的穿透电流。
本文来自 http://www.glspower.org/c1272.html