PLL(锁相环)专题2

!!!!! 优化pll电源!!!!!
(1) 在电源引脚依次放置0.1uf, 0.01uf, 100pf的电容.最大限度滤除电源线上的干扰.大电容的等效串联电阻往往较大,而且对高频噪声的滤波效果较差.
(2) 在电源线上串联一个小电阻(18ohm)也是隔离噪声的一种常用方法.
!!! 锁相环输出的谐波!!!
一般地,锁相环的输出都包含有基波的谐波分量, 在芯片资料会给出这些指标,因为与基波离得比较远,用一个低通滤波器就可以很好地滤除掉.

!!!!! a10_测量电子电路设计-滤波器(日本)(锁相环).pdf !!!!!!
* 现在的cd74hc4046是cmos4000系列的cd4046的高速cmos版,vco的上限频率从cd4046的1mhz提高到20mhz,相位比较器的速度也有所提高.
* 74hc4046内藏的vco将输入电压变换为电流, 是利用这个电流对频率进行控制的类型.振荡频率与电流呈比例关系,电流增大时频率也提高.
* pc1 - 基于异或门的相位比较器,要求输入波形占空比为50%
  pc2 - 利用输入波形的上升沿动作的相位频率型比较器
  使用最多的相位比较器是pc2类型,叫做相位频率型比较器(phase frequency comparator). 这种类型的相位比较器,当pll开锁时是作为频率误差检出器动作的(相位变到+360度以上时输出还返回到0v),如果在vco的振荡范围就可能全部锁定.  利用检出输入信号的上升沿进行相位比较的,具有不受输入信号状态影响的特点.
   但是利用边缘进行相位比较动作存在抗噪声能力弱的缺点.所以,在电路设计上要注意避免脉冲性噪声进入,并且强化pcb接地的设计.
* 如果要锁定的信号的范围比较宽,74hc4046的电源电压应相应提升,该电源也是相位比较器的电源.如果噪声混入这个电源,就会引起vco的跳动.所以要使用专用的3端称压器以防止噪声混入电源.
----------------------------------------------
此篇文章从博客转发
原文地址： Http://blog.gkong.com/more.asp?id=131405&Name=zjcsharp